LVDS信號發(fā)生器的信號有哪些特點呢？

LVDS信號發(fā)生器是專針對電視液晶模組以及TCON板生產測試而研發(fā)的一款信號源，該信號源高可輸出16Lane V-by-One信號(3840*2160/120Hz)或4通道LVDS信號(1920*1080 120Hz)，輸出接口帶有強大的保護功能，過壓、過流、欠壓及空載保護，此信號發(fā)生器操作僅需3個按鍵，簡單易用。

LVDS（低壓差分信號）的常見特點如下：

1.高數(shù)據(jù)率、低功耗

在LVDS標準中理論極限速率為1.923Gb/s，恒流源模式、低擺幅輸出的工作模式決定著LVDS具有高速驅動的能力。LVDS典型的開關電壓為350mV，使得在數(shù)據(jù)提高的同時，功耗得以降低。



 


當LVDS的功耗是恒定的，而CMOS收發(fā)器的動態(tài)功耗是隨頻率變化而變化的。恒流源模式的驅動設計降低了系統(tǒng)功耗，并極大降低了頻率的影響。當速率較低時，雖然CMOS的功耗比LVDS小，但是隨著頻率的提高，CMOS的功耗將逐漸增加，終需要消耗比LVDS更多的功耗。

2.低電磁干擾

電磁干擾有兩個來源即芯片內部電荷的加速運動和芯片外線上的傳輸。芯片產生的電磁干擾取決于器件的頻率、輸出電壓擺動和轉換的速率。由于LVDS標準的電壓擺動低，而差分信號的極性相反，因此，對外輻射的電磁場可以互相抵消。耦合越緊密，泄放到外界的電磁能量就越少，有效地降低了EMI。一般來說，其產生的電磁干擾小于RS-422、PECL等I/O標準。

3.端接匹配容易

終端匹配只需要一只100Ω的電阻跨接在兩個差分線對上即可，其他的高速信號除了需要一個50Ω的終端電阻外，還需要1.5V的端接電壓Vtt，而SSTL1類連接方式始端需要串接一個25Ω的電阻，終端需要通過一個50Ω電阻接1.5V的Vtt。